

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-272965

(43)Date of publication of application: 03.12.1986

(51)Int.CI.

H01L 27/14 H04N 5/335

(21)Application number: 60-114064

(22)Date of filing:

60-114064 29.05.1985 (71)Applicant:

HITACHI LTD

(72)Inventor:

KOIKE NORIO


ANDO HARUHISA OBA SHINYA NAKAI MASAAKI OZAKI TOSHIBUMI


(54) CHARGE TRANSFER TYPE SOLID-STATE IMAGE PICKUP ELEMENT

(57)Abstract:

PURPOSE: To improve plane constitution by forming an overflow MOS transistor under a wiring region in a vertical CCD, operating a CCD electrode as a control gate in combination and passing a conductive wiring connecting each drain in common to the upper section of the vertical CCD.

CONSTITUTION: A wiring 13 for a CCD electrode is utilized as a gate for an overflow MOS transistor 14. Drains 16 are shaped on the side reverse to a photodiode 1 while holding the wiring 13, and several drain 16 is connected in common with drain wirings 15. Since the wirings 15 are passed to the upper sections of adjacent vertical CCD shift registers 2 as shown in the figure at that time, the occupying areas of the wirings 15 take substantially 0, and vertical CCDs 2 can be light-shielded by the wirings. The wirings 15 may be passed in the vertical direction, but they may be passed in the horizontal direction by utilizing the upper section of a wiring region 13-1 in a CCD electrode.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

TST AVAILABLE COPY

⑩日本国特許庁(JP)

m 特許出願公開

⑫公開特許公報(A)

昭61-272965

⑤Int Cl.⁴

, L 0 8 1 10 10

識別記号

庁内整理番号

④公開 昭和61年(1986)12月3日

H 01 L 27/14 5/335 H 04 N

7525-5F 8420-5C

発明の数 2 (全14頁) 未請求 審査請求

電荷移送形固体撮像素子 59発明の名称

> 创特 昭60-114064

昭60(1985)5月29日 砂出

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 紀 雄 者 小 池 砂発 明 央研究所内

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 治 久 跀 者 安 藤 の発 央研究所内

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 弥 大 場 信 73発 明 者

央研究所内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 īΕ 査 @発 明 者 中 # 央研究所内

東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 の出 願 人 外1名

弁理士 小川 勝男 砂代 理 人

最終頁に続く

明 紐

発明の名称 電荷移送形固体機像素子 特許請求の範囲

- 1、同一半導体基板上に複数の光電変換器子、該 光電変換素子群の蓄積した光信号電荷を読出す 電荷転送素子群および過剰光信号電荷を外部へ 、掃き出すオーバーフローMOSトランジスタを 集積化した電荷移送形固体機像素子において、 垂直用電荷伝送素子を構成する電極の配想領域 を該ォーパーフローMOSトランジスタのゲー ト電極に割合て、眩トランジスタのドレインを 対応する光電変換素子より垂直方向に一行ずれ た光電変換素子領域に配置し、かつ、各ドレイ ンを共通に接続した導電性配線の少なくとも一 部の配線領域が該垂直電荷移送素子の上部を走 るようにしたことを特徴とする電荷移送形固体 微像素子。
- 2. 同一半導体基板上に複数の光電変換素子、該 光電変換素子群の蓄積した光信号電荷を読み出 才電荷伝送業子群および過剰光信号電荷を外部

へ掃き出すオーバーフローMOSトランジスタ を集積化した電荷移送形固体撮保素子において、 垂直用電荷転送素子を構成する電極の配線領域 Kt該 オーパーフローMOSトランジスタを割当 て、少なくとも眩ォーパーフローMOSトラン ジスタのゲート電極を該電極の配線の一部で構 成することを特徴とする電荷移送形固体撮像業 子。

- 3.特許請求の範囲第2項において、該オーバー フローMOSトランジスタのドレインを該電極 の配線に接続した事を特徴とする電荷移送形固 体摄像素子。
- 4. 特許請求の範囲第2項において、肢電極の配 線の領域に複数個の該オーバーフローMOSト ランジスタを設け、各オーパーフローMOSト ランジスタのゲート電極は同一の該電極の配線 の一部で構成し、各オーバーフローMOSトラ ンジスタのドレインも同一の眩電極の配線に接 統して形成し、各オーパーフローMOSトラン ジスタのソースは隣接する光電変換案子に各々

接続した事を特徴とする現荷移送形固体機像業子。

- 5. 特許胡求の範囲第2項において、該光電変換 案子に複数の該オーバーフローMOSトランジ スタを接続し、各オーバーフローMOSトラン ジスタのドレインを隣接する該電価の配線に各 各接続した事を特徴とする電荷移送形固体機像 案子。
- 6. 特許請求の範囲第2項において、第1の導電形の半導体基板上に設けた逆の導電形の半導体層内に該電荷移送形固体操像素子を設け、該電板の配線の一部の下の該半導体層は除去され、除去された該半導体側面も該オーバーフローMOSトランジスタのゲート領域とし、該半導体基板を該オーバーフローMOSトランジスタのドレインとする事を特徴とする電荷移送形固体操像案子。
- 7、特許請求の範囲第6項において、該電極の配 線の領域に複数個の該オーバーフローMOSト ランジスタを設け、各オーバーフローMOSト

されている機像用電子管並みの解像力を備えた機像板を必要とし、このため垂直方向に500個、水平方向に800~1000個を配列した絵案(光電変換業子)マトリックスとそれに相当する走査素子が必要となる。したがつて、上配固体機像装置は高集機化が必要なMOS大規模回路技術を用いて作られ、構成業子として一般にCCD(CCD)形機像案子)等が使用されている。

第1図(a)に低雑音を特徴とするCCD形域像案子の構成を示す (例えば、堀居ほか **ブルーミング改良型2/3インチ単板カラー用CCD機像素子 **デンビジョン学会技術報告,ED 525、May 1980.に配載されている)。1は例えば光ダイオードから成る光電変換案子、2および3は光電変換案子群に蓄積された光信号を出力端4に取り出すための垂直CCDシフトレジスタ、および水平シフトレジスタである。5ー1、5ー2、6ー1及び6-2は各々垂直シフトレジスタ、水平シフトレジスタを駆動するクロックバルスを入力する

ランジスタのゲート電極は同一の紋電極の配線の一部で構成し、各オーバーフローMOSトランジスタのドレインは該半導体基板とし、各オーバーフローMOSトランジスタのソースは隣接する光電変換素子に各々接続した事を特徴とする電荷移送形固体機像案子。

8. 特許請求の範囲第6項において、該光電変換 素子に複数の該オーパーフローMOSトランジ スタを接続し、各オーパーフローMOSトラン ジスタのゲート電極を隣接する該電極の配線の 一部で各々構成した事を特徴とする電荷移送形 固体操像案子。

発明の詳細な説明

[発明の利用分野]

本発明は、半導体基板上に光電変換業子、および各案子の光学情報を取出す電荷転送業子 (Charge Coupled Devices)を集積化した固体 撮像装置に関するものである。

[発明の背景]

固体撮像装置は現行のテレビジョン放送で使用

端子である。ことでは2棺のクロックパルスを入 力する場合を図示したが、4相あるいは3相のい すれのクロック形態を採用してもよい。また、7 は光ダイオード1に蓄積された電荷を垂直シフト レジスタ2に送り込む伝送MOSトランジスタを 示している。ととでは転送MOSトランジスタの ゲートは垂直CCDシフトレジスタの構成電極 2 ―1が兼用する構成を示したが、このゲート用に 独立の電極を用いる構成(CCD電極と転送ゲー ト電価を切り離し独立にした構成)にしてもかま わない。また、8は強烈な光が入射した時に発生 する過剰 道荷をドレイン10亿掃き出すオーバー フローMOSトランジスタ、9はオーバーフロー MOSトランジスタ8の播き出し電位を制御する オーバーフロー制御ゲートである。12は電荷の 伝送方向、13は垂直CCD用電極の配線領域を 示している。本案子はこのままの形態では白黒漿 像素子となり、上部にカラーフイルタを積層する と各光ダイオードは色情報を偏えることになりカ ラー撮像桌子となる。

固体操像装置は小型、超量、メインテナンスフ リー、低消費電力など電子管に包ぺて固体化に伴 り多くの利点を有しており、撮像デバイスとして 将来が期待されているものである。しかしながら、 現在のCCD形機像案子は以下に説明するような 理由により光感度が低いという問題を備えている。 第1図(b)は第1図(a)に示した撮像名子の構成単位 となる画集(同図(8)の点線11で示す)の平面標 风を示した図である。2−1は伝送MOSトラン ジスタ1を兼ねた垂直 C C Dを構成する電極 (例 えば第1層目の多結晶シリコンで形成する)、2 - 2 は垂直CCD2を構成するもう1つの電板 (例えば第2層目の多結晶シリコンで形成する)、 2 -3 は垂直CCD2のチャンネル領域(チャン ネルは電過の通路を意味する)、7′は伝送MOS トランジスタ7のゲート領域を示している。8′ はオーバーフローM O S トランジスタ8のゲート 領域、9′は制御ゲート9用の配線、10′はド レイン10用の配線を示している。入射光が強烈 な場合は光ダイオード1 に蓄積 しきれない過剰電

なつている。さらに将来高解像変化を図るために 画案寸法を小さくしようとする場合には、これら 8′,9′,10′の領域の面積割合は現在より 増え、ダイナミックレンジおよび光感暖は増々波 少することになる。一方、固体摄像装置のCCD 形案子とならぶもり1つの案子であるMOS形撮 像素子においても、前述と同様のオーパーフロー MOSトランジスタが光ダイオードに付加されブ ルーミングの抑制が行われている。MOS形案子 においては信号の転送がCCD形案子と違い金属 等の配線で行われるためCCDシフトレジスタの よりに面積を食わず第1図の様なオーバーフロー ドレインを設けても光ダイオードの面積あるいは 崩口率の低下は C C D 形業子の場合程大きくなら ない。したがつて、CCD形案子にとつてはォー パーフローMOSトランジスタ構成の改良を図り、 トランジスタおよび配線の占める面積を極力減ら すよりにすることが今後の崽要な繰題となる。 [発明の目的]

本発明の目的は、CCD形煮子におけるオーパ

荷が発生するが、この過剰分はゲート領域8′を 介してドレイン用の配線10′に帰き出される。 この掃き出しによつてプルーミングの発生を防ぐ ことができ画質は著しく改善することができる (ブルーミングとは過剰電荷が隣接する垂直 CCD 2に低れ出しモニター上で縦方向に白い縞を発生 する現象である)。しかし乍ら、ゲート領域8′、 制御ゲート用配線9′、ドレイン用配線10′に よつて食われる面積は画業のかなりの部分を占め るため、光ダイオードの面積および光の当たる面 徴(一般に開口率と称する)は著しく減少する。 前者のダイオード面積の減少は信号電荷の蓄積容 量を低下させダイナミックレンジを狭くするとい **り間磨をひき起す。この面機は、領域8′,9′。** 10′の面積の他に8′,9′,10′を絶縁分 離する面積も必要なので相当小さくなる。一方、 後者の開口率は領域8′,9′,10′の存在に より20%程度しか得られず(すなわち入射光の) 1/5しか信号に利用することができないので)、 光感度の低下を招きCCD形案子の大きな問題と

ーフロートランジスタの占める面積を低減し、光 ダイオードの信号書書積谷量および感度の拡大を 図ることにある。

[発明の概要]

本発明は、垂直CCDの配級は城下にオーバーフローMOSトランジスタを形成し、CCD電値が制御ケートを兼ねるようにし、かつ、この制御ゲートを挟んで光ダイオードの反対側にドレインを形成し、各ドレインを共通に接続した導電性の配線を垂直CCDの上部を走らせるように平面構成上の改良を図つたものである。

さらに、本発明は、垂直CCD用電極の配線領域下にオーバーフローMOSトランジスタを形成し、垂直CCD用電低の配線がオーバーフローMOSトランジスタのゲート電極を兼ね、オーバーフローMOSトランジスタのドレイン用配線をも兼ねるようにしたものである。

〔発明の実施内〕

以下、本発明を実施例を用いて詳細に説明する。 本発明のCCD形機像業子の実施例を第2図に示

す。第2凶(4)に示した衆子構成において、14は 本発明のオーパーフローMOSトランジスタであ り、ゲートにはCCD電磁の配線13が利用されて ている。ドレイン16は配線13を挟んで光ダイ オード1と反対側に設けられ、各ドレイン16は 共通にドレイン配線15に接続されている。本梆 成化よるオーパーフローMOSトランジスタ14~ ではゲート配線 (第1図における9)を省略する ととができ、佛成が簡略になることが理解できる が、このトランジスタ14の占有面積は第2図(b) **に示すよりに配線の省略にとどまらず、もつと大** きく成少する。第2凶(b)において、14′はトラ ンジスタ14のゲート領域であり、ゲート関係に は C C D 電極の配線 13-1 が割当てられる。 1 6 はドレイン領域であり、ドレイン上の絶線膜に形 成した穿孔17を介して配線15(AL、多結晶 シリコン等)の導道体に接続されている。ここで、 配級15を図示した様に隣接する垂直CCDシフ トレジスタ2の上部を走らせることにより、配線 15の食う面積は実質的に0になり、さらに、こ

孔17を介してドレインに接続した配線、13-1はCCD電極配線を利用したゲート電極、19はゲート開極に膜(例えばSiO1)、20は条子分離用の呼い酸化膜である。また、21は光ダイオードの過剰電荷を掃き出す電位を所定の値に設定するため(すなわち、所定のしきい値電圧に設定するため)に設けた不純物主入層であり、例えば基板と同型かつ基板より濃度の高い不純物で形成すればよい。但し、掃き出し電位は13-1に印加する電圧レベルによつても制御できるので、この不純物層は必ずしも必要ではなく、削除してもよい。

第3図(b)は第2図(a)に示したソーソ / 断面で切った図であり、16はドレイン、2-1,2-2は垂直CCDを構成する電極、22は垂直CCDを埋込みチャンネルにする不純物層(例えばn型、本層はチャンネルを表面型にする場合は不要である)である。15は穿孔17を介してドレインに接続した配線であり、との配線は垂直CCDの上部を走るようにレイアウトされている。

の配線によつて光をもててはいけないを全に 2のしや光を行うことができる(しや光を全に 行うためには、配線の幅を広げまい)。ことに示した かり優われるようにすればよい。ことに示した たレイアウト図からようになって かりなり、光ダイオーがはなり、光ダイカーとが できる。とが来る。との結果である。とがない、光路にはないない。 なり、光路にはないないではないないできる。とないないではないないではないないではないないではないないではないないではないないである。また、配線15は前ばいが、第2図(c)に示すして ででCCD電極の配線は13-1の上部を利用して水平方向(左右方向)に

第3図は第2図に示したオーバーフロートランジスタ領域の断面構造を示した図である。第3図(a)は第2図(a)に示した×ー×′断面で切つた図であり、13は半導体基板(例えばp型)、14はオーバーフロートランジスタ、16はオーバーフロードレイン(例えばn辺の拡散層)、15は字

第3図にはオーバーソロートランジスタ14の グート酸化膜19′を同図回の19の場合より厚くした場合の×一×′断面構造である。オーバーフロートランジスタ14のゲート電電下の電位は前述の不純物注入層21、ゲート13-1に印加する遺圧レベルの他に酸化膜の限厚によつても制御できるので、膜厚の選択により所定の電位に設定することができる。本実施例の場合においても不純物在入層21を設けても勿論かまわない。

第3図(d)は光ダイオードとして前述の様な接合型ではなく、MIS型(Metal Insulator Seminiconductor)を用いた場合の例である。23は光透過性のある透明または不透明な電極、24は電極23と基板18を絶縁する酸化膜(膜厚は19と同一でも、異なつていてもどちらでもかまわない)である。電極23に所定の電圧を印加することにより、基板表面には空芝層26が形成され、入射光により発生した光信号電荷はとの空芝層内に蓄積される。ことで、蓄積容量には23、24、18で作られるMIS容量が使われる。こ

の場合におけるオーバーフロートランジスタの構成,構造は前述の第3凶(a)の場合と同様である。

第4 図はオーバーフロートランジスタ14のゲートに同一列の光ダイオード1 に属する CC D電極の配線 13を用いた場合の例である。この場合にはトランジスタ14のドレイン16は図示の如くゲート配線 13の上側に設置することになる。

光ダイオード1の配列(換官すれば転送MOSトランジスタ7)は同一方向を向く場合はかりでなく、用途、性能上の要求からシグザグ状化同けられる場合もある。この場合の実施例を第5図に示す。本構成においてはオーバーフロートランジスタも14-1、14-2で示すようにジグザグ状化配置すればよい。ドレイン16-1は配銀15-1に接続され、ドレイン16-2はもう1つの配線15-2に接続され、2つの配級は光ダイオードアレーの周辺の任意の場所で1つの配線15にまとめられる。本構成の場合、配級の数は第2図、第4図に示した実施例の倍に相当する2本(15-1、15-2)に増えるが、これらの配線は第5図(b)に示

なる層の電極で形成される場合には、 CCDを収 動するクロックパルス("1"。"0"レベルを 繰り返す)の"1"レベルパルスの電圧値をパル ス毎に異なる値にしてもよい。第2図に示した実 施例のような場合には、各々のパルスの"1"レ ベルは、通常同一電圧に改定する。この様を場合 のクロツクバルスの1例を第6図(b)に示す。 ø i は例えば第1暦目の電極に印加するパルス、 **∮**₂ は例えば第2階目の電極に印加するペルスである。 ø₁ の"1"レベルを規準にとり V₁ とした場合、 φ₂ の " 1 " レベルV 2 は V 1 > V 2 、 あるいは Vι <V1 としてもよい。この様にすることによ りォーバーフローゲート下の電位を所定の値に設 定することができる。ここで、第1図のCCD案 子のように4相のクロックパルスを用いる場合は、 øi , ø ; から位相がすれた、さらに2つのパル スが使用される。

本発明のCCD形機像業子のさらに他の実施例 を第7図に示す。第7図(3)に示した妻子構成において、14はオーバーフローMOSトランジスタ すように亜直CCD2上を走らせればよいので、 配線15−1,15−2の食う面積は実質的には非常 に小さい。

オーバーフロートランジスタのゲート鎖娘14' は第6図(a)に示すように配線 13-1の殆んどの領 城を利用するようにしてもよい。 この場合は、ゲ ート領域14′の拡大に冗じてドレイン領域16 も長くなり若干光ダイオードの面積は小さくなる が、このドレイン領域16が上下に配列された光 ダイオード間の分離を行う作用も果すため、解像 **) 近が向上する、即ちスメア(ブルーミングの一種)** が减少するといり利点がある。本実施例では転送 ゲート7′ は下側に持つてきたが(したがつて、 転送ゲートのゲートのゲート電板には第2届目の 多結晶シリコン電価2-2が利用されることにな る)、第2図の例に示したように上側(第1層目 の多結晶シリコン電盔を利用)に配置してもよい。 また、との実施例のように転送ゲートで′が第2 膳目のCCD電艦、オーパーフロートランジスタ のゲートが第1層目のCCD電極というように異

であり、ゲート電極には C C D 電極の配線 1 5 が 利用されており、ドレインも共通に垂直CCD電 極の配線15に接続されている。本構成によるオ ーパーフローM O S.トランジスタ14ではゲート 配線およびドレイン配線(第1図における9と10) を省略することができ、構成が簡略にたることが 理解できるが、本トランジスタの占有面積は第7 図(b)に示すよりに配線の省略にとどまらず、CCD 態極の配線領域下に形成するためもつと大きく滅 少する。14′ はオーバーフローMUSトランジ スタ14のゲート領域であり、ゲート電極には垂 直CCD単個の配線15-1の一部が割当てられる。 16はドレイン領域であり、ドレイン上のゲート 絶縁膜に形成した穿孔を介してCCD電極配線 15-1 (多結晶シリコンシリサイド層、W. M.o 等の導電体) に接続されている。第7図切に示し たレイアウト図から分るよりにオーバーフロー MOSトランジスタ14の食り面積はまつたくな くなり、光ダイオードの面積を第1図に示した従 米柔子の場合に較べて50%程度向上することが

できる。この結果、光感度およびダイナミックレ ンジを従来に収べ1.5倍程度攻略することができ み

第8図は第7図に示したオーバーフローMOSトランシスタ領域の断面構造を示した図である。第8図(a)は第7図に示した×ー×′ 断面で切つた 図であり、18は半導体基板(例えばり、14はオーバーフローMOSトランは「型の拡大」には のでのでです。 15-1はCCD電低配級を利用したゲート用酸化膜(例えばSiOz)、20は 素子分離用の過剰電荷をおら、21は光 がよードの過剰電荷をおら、21は光 がよードの過剰電荷をおら、21は光 がよっため)に設定するため)に設けた不純物を入層であればに、 例えば基板と同型かつ基板より機度の高い不純物で形成すればよい。

第8図(b)はオーバーフローMOSトランジスタ 14のゲート酸化膜19′を第8図(a)の場合より 厚くした場合の×-×′断面構造である。トラン

24.18で作られるMIS容量が使われる。と の場合におけるオーバーフロートランジスタの構 成、構造は前述の第8図(a)の場合と同様である。

第9図(a)は光ダイオード1に2個のオーバーフローMOSトランジスタ14を設け、各々のドレインを隣接する上、下のCCDの電極に接続した実施例である、第9図(b)はその一平面図であり、簡単にレイアウトする事ができるとともに、開口率の低級も抑圧できる。

第10図(a)は光ダイオードに1個のオーバーフローMOSトランジスタ14を設けたものであり、2個のオーバーフローMOSトランジスタのドレインを共用した実施例である。第10図(b)に示すように、配線幅 a を小さくでき開口を少し広くできる。

第11図は第7図(a)の実施例において、平面的 に改良したものである。第11図(a)はオーパーフローMUSトランジスタ14のチャネル長30を 長くしたものであり、チャネル長が短かい時に発 生するしきい電圧の低下等の寄生効果(ショート シスタ14のゲート電価下の電位は前述の不純物 在入層21、ゲート15-1に印加する選圧レベル の他に酸化膜の腹厚によつても制御できるので、 膜厚の選択により所定の電位に設定することがで きる。本実施例の場合においても第9図(a)におい ても不純物注入層21を設けなくても勿論かまわ ない。

ここで、光ダイオード1は信号読み出し時に完全に空乏化する低不純物優安のN層であつても、 空乏化しない高級僕のN・層であつてもよい。

第8図(c)は光ダイオードとして前述の様な接合型ではなく、MIS型 (Metal Insulator Semiconductor を用いた場合の例である。23は光透過性のある選明または不透明な電極、24は電極23と基板18を絶縁する微化膜(膜厚は19と同一でも、異なつていてもどちらでもかまわない)である。電極23に所定の電圧を印加するとにより、基板要面には空乏暦26が形成され、入射光により発生した光信号電荷はこの空芝層のに装積される。ここで、蓄積容量には23,

チャネル効果)を抑圧できる。第11図(b),(c),(e)は C C D 電極の配線 a を小さくでき、開口率を向上できるものである。第11図(d)は(a),(b),(c),(e)の両方の効果をとり入れたものである。

第12図は、第9図(a), 解10図(a)の実施例に おいて、第11図と同様を改良を行なつたもので ある。第12図(a)はチャネル長を長くしたもので あり、第12図(b)は開口率を向上したものであり、 第12図(c)は両者をとり入れたものであり、第 11図で述べたと同様な効果が得られる。

以上の契施例においてはよ形とi 基板上に形成した機像架子について説明したが、本発明は基板によらず実施できる事は百りまでもない(例えば、N形基板上のよ形ウエル層内の柔子に適用しても効果は変わらない)。また、尋慮型を全く逆にしても同様である。

第13図(a)はCMOS構造をもつ業子であり、 例えば、N形SI基板上のP形ウエル圏に第7図 と同じ回路構成をもつ業子を実現したものである。 異なる点はオーパーフローMOSトランジスタ 14のドレインがN形Si苺板30に接続してい るなである。第13凶(1)は平近凶であり、31は P形ウエル層の1郎を穴明けした部分である。と の飢分(x-x′)の断面を第14図に示し説明 する。第14図(a)の32はN形基板であり、33 はP形ウエル層である。穴31部のウエル層は除 去され、穴の側面もオーパーフローMIOSトラン ジスタ14のゲート領域として用い、穴の低面は N形磁板32に接しているため、光ダイオード1 からあふれた電荷は電極配線 15-1の下部で、P 形ゥエル暦の表面および穴部の側面のゲートチャ オル領域を介して、ドレインとして鋤く、 N 形盛 板32に诽除できる。乗14図(b)は第14図(a)の ゲート酸化膜19を厚い酸化腺19′としたもの。 であり、第14図(c)は光ダイオード1をMOSダ イオード構造としたものである。

第15図(a), (b)は第13図のオーバーフロー MOSトランジスタ14を光ダイオード1に2個 並列接続したものの回路構成と平面図である(第 9図と対応)。

場合、転送ゲート電極として第3層目の多結晶シリコンを用いてもよいし、Moなどの耐熱性のある金属電を利用してもよい。また、以上の実施例ではCCD形素子の中で最も一般的なインターライン形CCD素子を例にとつてきたが、勿論フレームトランスフア形のCCD素子就はフレーム・インターライントランスフア形のCCD素子であつてもよく、本発明は前記実施例に対する場合と全く同じように適用できる。

以上、実施例を用いて詳細に説明したように、 オーパーフローMOSトランジスタの回路および 平面構成を改めることにより、

- (i) オーバーフローMOSトランジスタおよびそれに附随する配線の占める面積が著しく減少し、 その結果、光ダイオードの面積の増加(ダイナミックレンジの向上)および開口率の拡大(光感度の向上)を図ることができる。
- (川) オーバーフロー制御ゲートは垂直 C C D 電極と乗用しているため、外部からみた出力ビン端子の数は従来者子に較べて一本少なく、消費電力の

第16図(a),(b)は光ダイオードあたり1個のオーバーフローMUSトランジスタを各行毎に反対の隣接する電極の配線に接続したものであり、第10図で説明したものと同様の効果が出せる。

第13図~第16図の実施例において、オーペーフローMOSトランシスタのゲートチャネル長は例えば、第14図(a)の平面方向のチャネル長34と側面方向のチャネル長35の和となり、第11図で説明したショートチャネル効果は起きにくい構造となつており、34は大きくてもよい。しかし、側面方向のチャネル長35が小さくなつた時には第17図(第11図に対応)、第18図(第12図に対応)に示すように平面方向のチャネル長34を長くするようにレイアウトできる。

以上の実施例においては転送ゲート電極は垂直 CCDの電極と兼用する例を図示してきたが、転 送ゲートをCCD電極とは独立に設ける構成にし てもよい。この場合は、例えばCCD電極を第1 層目、第2層目の多結晶シリコン電極で形成する

低減、カメラ回路の簡素化(カメラ価格の低波) を図ることができる。

(iii) オーバーフロードレインが光ダイオード等と同一工程で製作できるため、製作が簡単である (従来案子のドレインは同一工程で製作できず、 工程数が多い)。

等実用上極めて大きな効果を有している。


〔発明の効果〕


本発明によれば、固体操像衆子の感度を大巾に 向上することができるという効果がある。


図面の簡単な説明


第1図は従来のCCD形撮像素子を示す図、第2図は本発明の実施例を示す図、第3図は第2図の一部断面构造を示す図、第4図,第5図及び第6図は本発明の他の実施例を示す図、第7図は本発明の実施例を示す図、第8図は第7図の一部断面構造を示す図、第9図から第18図は本発明のさらに他の実施例を示す図である。


代理人 弁理士 小川勝男










































































第1頁の続き

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 俊 文 尾崎 明 者 央研究所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	<i>.</i> •	
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, E	BOTTOM OR SIDES	•
FADED TEXT OR DRAWING	G ·	
BLURRED OR ILLEGIBLE T	TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGE	ES	
COLOR OR BLACK AND W	HITE PHOTOGRAPHS	•
GRAY SCALE DOCUMENTS	S	
LINES OR MARKS ON ORIG	GINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBI	T(S) SUBMITTED ARE POO	OR QUALITY
П отнев.		

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.